مقارنة أداء ذواكر الوصول العشوائي الستاتيكية في الدارات التكاملية العالية جداً

اسم الباحث : م. هلال احمد تكروني

اسم المشرف:د. م مجد الدين العلي  +   د. م مازن يوسف

العنوان : مقارنة أداء ذواكر الوصول العشوائي الستاتيكية في الدارات التكاملية العالية جداً

العنوان باللغة الإنكليزية :Comparing the Performance of Static Random Access Memory in Very Large Scale Integrated Circuites

العام :2021

القسم : هندسة الإلكترونيات والاتصالات

الملخص: تعد ذاكرة الوصول العشوائي الستاتيكيةStatic Random Access Memory (SRAM)  جزءاً أساسياً في الدارات عالية التكامل جداً (VLSI) Very Large Scale Integration  والأجهزة الإلكترونية وتستخدم على نطاق واسع في الأنظمة المضمنة وتطبيقات النظام على شريحة (SOC) System On Chip الحديثة.

قمنا في هذه الأطروحة بتحليل خلية 6T SRAM التقليدية بالإضافة لعدة خلايا SRAMs أخرى من حيث استهلاك الاستطاعة والاستقرار وتأخير القراءة والكتابة والمساحة ومن ثم مقارنتها فيما بينها لتحديد التطبيق المناسب لها, وأجرينا المحاكاة لهذه الخلايا باستخدام برنامج Cadence Virtuoso 6.1.5 عند تقنية  gpdk  90 nm CMOS. أظهرت نتائج المحاكاة أن هناك عدة خلايا تتمتع باستهلاك استطاعة منخفض والخلية الأقل استهلاكاً للاستطاعة الكلية والستاتيكية معاً هي خلية HVT 6T SRAM وبالتالي تعتبر هذه الخلية ملائمة جداً للتطبيقات التي تتطلب استهلاك استطاعة منخفض, كما أظهرت خلية 10T SRAM التأخير الأقل في كل من عمليات القراءة والكتابة بين الخلايا المدروسة ولذلك تعتبر هذه الخلية مناسبة للتطبيقات عالية السرعة, وكان هناك عدة خلايا تتمتع باستقرارٍ عالٍ وخاصةً خلية HVT 6T SRAM وخلية SRAM SE PPN 10T التي تمتاز باستقرار قراءة عالٍ جداً وبالتالي مناسبة للتطبيقات التي تتطلب استقراراً عالياً, وكانت الخلايا الاقل مساحة هي خلايا HVT 6T SRAM وDVT 6T SRAM والتي لها مساحة مشابهة لخلية 6T SRAM التقليدية بسبب البنية المشابهة وعدم اضافة أي ترانزستورات على هذه الخلايا ولذلك تعتبر هذه الخلايا مناسبة للتطبيقات التي تتطلب مساحة منخفضة.

تحميل البحث :