

ملء - قسم نظام الآلات مبرمجة - 38

السؤال الأول : 10 درجة : (6 + 4)

1.1. بين وظيفة كل من الشرائح المتكاملة: Mux=74HC151، ALU=74HC382، FA=74HC283، BCD 7seg=74HC42


1.2. بين الفرق بين النظم الرقمية المتزامنة والنظم الرقمية غير المتزامنة، ثموضح ذلك من خلال الرسم المنطقي؟

يمكن للأنظمة الرقمية أن تعمل إما بشكل غير متزامن أو بشكل متزامن.

نظام غير متزامن - يمكن للمخرجات تغيير الحالة في أي وقت يتغير فيه الإدخال (المدخلات).


نظام المتزامن - يمكن للإخراج تغيير الحالة فقط في وقت محدد في دورة الساعة.

ويقبل الرسم التالي



السؤال الثاني: 22 درجة (10+6+6)

1.2. من خلال المخطط الزمني التالي، اكتب برنامج VHDL يعبر عن إشارة الخرج المبنية على الشكل من اللحظة الزمنية 0mS إلى 8.0mS للمدخل a,b,c,d




-- Equivalent using a case statement

```
process(c, b, a) is
sel=a&b&c
begin
    case Sel is
        when "000" =>
            y <= 0;
        when "001" =>
            y <= 0;
        when "010" =>
            y <= Sig3;
```

```
when others => -- 'U', 'X', '-', etc.
y <= (others => 'X');
```

end case;

```
end process;
end architecture;
```



2.2


```
entity JK_FF_VHDL is
    port( J,K: in std_logic;
          Reset: in std_logic;
          Clock_enable: in std_logic;
          Clock: in std_logic;
          Output: out std_logic);
end JK_FF_VHDL;
architecture Behavioral of JK_FF_VHDL is
    signal temp: std_logic;
begin
    process (Clock)
    begin
        if rising_edge(Clock) then
            if Reset='1' then
```

M

```

temp <= "0";
elsif Clock_enable = "1" then
  if (J='0' and K='0') then
    temp <= temp;
  elsif (J='0' and K='1') then
    temp <= "0";
  elsif (J='1' and K='0') then
    temp <= "1";
  elsif (J='1' and K='1') then
    temp <= not (temp);
  end if;
end if;
end process;
Output <= temp;
end behavioral;

```




- 3.2. من أجل الدارة المنطقية المبينة جاتياً :
- إكتب التوصيف بلغة RTL الذي يحقق النقل بين وحدة MPU و المسجل X.
 - حدد إشارة التحكم التي تسمح بعملية الكتابة على المسجل.
 - بفرض أن ال MPU لا يملك إلى 4 خطوط بيولك من D0 إلى D3 بين ما هو الإجراء والمكون الواجب إضافته للتعامل مع مسجل 8 بت.
 - .2. الإشارة /WR
 - .3. يمكن من خلال قلابات او بوابات انجاز ذلك على خط البيانات d0-d3 ويترك للطالب الحل.

السؤال الثالث: 6 درجة

- 1.3. بفرض لدينا جدول الحقيقة المبين جاتياً:

1. بين تابع الخرج Z.
2. من خلال 74HC151 صمم الدارة الرقمية لجدول الحقيقة جاتياً.
3. هل يمكن تمثيل التصميم من الطلب 2 باستخدام FPGA ووضح ذلك بما تراه مناسباً.

C	B	A	Z
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	0
1	0	0	0
1	0	1	0
1	1	0	0
1	1	1	1



C	B	A	Z
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	0
1	0	0	0
1	0	1	0
1	1	0	0
1	1	1	1

(b)

3. نعم يمكن التصميم من خلال كود VHDL أو من خلال Schematic design ويهل الحل بالطريق الآتي: